

MODELAGEM DE UM CONVERSOR FT-ANPC COM ESTRATÉGIA DE BALANCEAMENTO DE PERDAS POR REALOCAÇÃO DE VETORES NULOS

Raul Vieira da Silva¹, Fernando Venâncio Amaral², Cláudio Henrique Gomes dos Santos³

¹. Centro Federal de Educação Tecnológica de Minas Gerais, Divinópolis, Brasil
(raul.vs26@gmail.com)

². Centro Federal de Educação Tecnológica de Minas Gerais, Belo Horizonte, Brasil

³. Centro Federal de Educação Tecnológica de Minas Gerais, Divinópolis, Brasil

Resumo: Este trabalho apresenta a modelagem e simulação de um conversor FT-ANPC no ambiente PLECS, utilizando modulação LS-PWM e a estratégia de realocação 3×1 dos vetores nulos para balanceamento de perdas. O modelo integra o estágio de potência e a instrumentação para análise elétrica e térmica. Os resultados demonstraram a correta síntese das tensões multiníveis, a geração dos sinais de disparo e o comportamento esperado da carga RL.

Palavras-chave: Conversores multiníveis; FT-ANPC; LS-PWM; Balanceamento de perdas; PLECS.

INTRODUÇÃO

A crescente demanda por sistemas de conversão de energia com elevada eficiência e confiabilidade tem impulsionado o desenvolvimento de conversores estáticos de potência baseados em dispositivos semicondutores. Em aplicações de média tensão, como sistemas de acionamento elétrico, mineração, exploração de petróleo e integração de fontes renováveis, os conversores multiníveis destacam-se por possibilitarem a operação em maiores níveis de tensão, reduzindo os esforços sobre os dispositivos de potência e melhorando a qualidade das formas de onda de saída (TRAN et al., 2017).


Entre as principais topologias empregadas nesses sistemas, destacam-se o conversor *Neutral Point Clamped* (NPC), proposto por Nabae et al. (1981), e sua evolução *Active Neutral Point Clamped* (ANPC), apresentada por Bruckner e Bernet (2005). A utilização de interruptores ativos adicionais na topologia ANPC proporciona maior flexibilidade na distribuição dos estados de comutação, permitindo o balanceamento das perdas entre os semicondutores e contribuindo para melhorias no desempenho elétrico e térmico do conversor.

Entretanto, a distribuição desigual das perdas de condução e chaveamento entre os semicondutores pode elevar a temperatura de junção de determinados dispositivos, reduzindo sua vida útil e comprometendo a confiabilidade do conversor. Além disso, falhas nesses componentes podem interromper

a operação do sistema, motivando o desenvolvimento de arquiteturas tolerantes a falhas (*Fault-Tolerant – FT*), capazes de manter a continuidade operacional mesmo diante de contingências (MACHADO et al., 2014). Nesse contexto, o conversor *Fault-Tolerant Active Neutral Point Clamped* (FT-ANPC) destaca-se por sua capacidade de reconfiguração dos estados de operação, permitindo a continuidade do funcionamento após a ocorrência de falhas em dispositivos semicondutores (RAHMAN et al., 2024).

Embora diferentes estratégias de modulação e controle tenham sido propostas para conversores FT-ANPC, a disponibilidade de modelos computacionais que integrem a síntese das tensões multiníveis, o balanceamento de perdas e a análise térmica dos dispositivos é fundamental para avaliar o desempenho do conversor antes da implementação experimental. Nesse sentido, ambientes de simulação como o PLECS permitem investigar o comportamento elétrico e térmico da topologia, contribuindo para o desenvolvimento e a validação de novas estratégias de controle.

Diante desse cenário, este trabalho apresenta a modelagem e simulação de um conversor FT-ANPC no ambiente PLECS Standalone, utilizando modulação senoidal por portadoras deslocadas em nível (*Level-Shifted Pulse Width Modulation – LS-PWM*) e a estratégia de realocação 3×1 dos vetores nulos para balanceamento das perdas entre os dispositivos semicondutores. O modelo desenvolvido



contempla o estágio de potência, a geração dos sinais de disparo e uma estrutura de instrumentação para análise das perdas de condução, perdas de chaveamento e temperatura de junção dos semicondutores. Os resultados obtidos permitem avaliar a operação do conversor quanto à síntese das tensões multiníveis, ao comportamento das correntes na carga RL e à distribuição dos esforços térmicos nos dispositivos de potência, fornecendo uma plataforma computacional para estudos futuros de validação experimental e operação tolerante a falhas.

MATERIAL E MÉTODOS

O desenvolvimento do conversor FT-ANPC foi realizado no ambiente de simulação PLECS Standalone, utilizado como plataforma para a modelagem do circuito de potência, implementação das estratégias de modulação e avaliação das características elétricas e térmicas associadas aos dispositivos semicondutores. A escolha desse ambiente permite a integração entre os modelos elétricos dos componentes de potência e os blocos de controle responsáveis pela geração dos sinais de acionamento, possibilitando uma análise mais completa do comportamento do conversor durante sua operação.

O modelo desenvolvido corresponde a um conversor multinível trifásico baseado na topologia FT-ANPC, composto por três braços de potência independentes, sendo cada braço constituído por seis interruptores semicondutores de potência com diodos antiparalelos associados. Essa configuração permite a obtenção de diferentes estados redundantes de chaveamento, característica fundamental para a implementação de estratégias de balanceamento de perdas e operação tolerante a falhas.

A estrutura do conversor é alimentada por um barramento de corrente contínua dividido em dois níveis de tensão, permitindo a síntese de cinco níveis distintos de tensão em cada fase da saída. A geração desses níveis ocorre por meio da combinação adequada dos estados de condução dos semicondutores presentes em cada braço, possibilitando uma aproximação mais eficiente da forma de onda senoidal de referência quando comparada às topologias convencionais de dois níveis. Essa característica contribui para a redução dos esforços de tensão aplicados aos dispositivos semicondutores e para a melhoria da qualidade da energia fornecida à carga.

A carga conectada ao conversor foi representada por um modelo trifásico do tipo RL, composto por elementos resistivos e indutivos associados em cada fase. Essa representação permite avaliar o comportamento dinâmico do sistema durante a

conversão de energia, considerando a defasagem entre tensão e corrente característica de cargas predominantemente indutivas. A partir desse modelo, foram analisadas as formas de onda das tensões de saída, correntes de fase e a interação entre o conversor e a carga alimentada.

Para o acionamento dos semicondutores foi empregada a técnica de modulação por largura de pulso senoidal com portadoras deslocadas, denominada LS-PWM. Nessa estratégia, uma onda modulante senoidal, responsável por definir a referência de tensão desejada na saída do conversor, é comparada com múltiplas portadoras triangulares posicionadas em diferentes níveis de amplitude. O resultado dessas comparações determina os estados de chaveamento dos dispositivos semicondutores, permitindo a geração dos níveis de tensão característicos da topologia multinível.

A implementação da LS-PWM foi realizada por meio de blocos lógicos desenvolvidos no ambiente PLECS, responsáveis pela comparação entre as referências de controle e as portadoras triangulares, além da associação dos sinais resultantes aos respectivos interruptores do conversor. Durante a geração dos comandos de acionamento, foram consideradas as restrições operacionais da topologia FT-ANPC, garantindo que os estados de chaveamento aplicados fossem eletricamente possíveis e compatíveis com o funcionamento seguro do conversor.

Além disso, foram inseridos tempos mortos (dead-time) entre os sinais complementares de acionamento dos semicondutores pertencentes ao mesmo ramo. Essa consideração é necessária para evitar a condução simultânea de dispositivos complementares, condição que poderia ocasionar curtos-circuitos no barramento CC e comprometer a integridade dos componentes de potência. Dessa forma, o modelo busca representar de maneira mais próxima as condições encontradas em uma implementação experimental.

Com o objetivo de melhorar a distribuição das perdas entre os semicondutores, foi implementada a estratégia de realocação 3×1 dos vetores nulos. Essa técnica explora a redundância existente nos estados de chaveamento da topologia FT-ANPC para alterar a sequência de aplicação dos estados nulos sem modificar o nível de tensão sintetizado na saída do conversor.

A partir dessa alteração na sequência de chaveamento, parte das comutações pode ser deslocada entre os dispositivos internos e externos do braço do conversor, modificando a distribuição das perdas de condução e de chaveamento. Essa característica é particularmente importante em conversores de elevada potência, nos quais a

concentração de perdas em determinados dispositivos pode provocar aumentos significativos de temperatura e reduzir a confiabilidade do sistema. Assim, a estratégia de realocação dos vetores nulos busca proporcionar uma distribuição mais equilibrada dos esforços térmicos entre os semicondutores, contribuindo para o aumento da vida útil dos componentes.

Para a avaliação do comportamento térmico, o modelo desenvolvido incorporou blocos de instrumentação capazes de estimar individualmente as perdas dissipadas pelos semicondutores. As perdas foram separadas em duas componentes principais: perdas de condução, associadas ao período em que o dispositivo permanece conduzindo corrente elétrica, e perdas de chaveamento, relacionadas aos eventos de entrada e saída de condução durante a operação em alta frequência.

Os valores instantâneos das perdas foram processados por blocos de média periódica, permitindo determinar a potência média dissipada em cada dispositivo durante o regime de operação analisado. Essas informações foram utilizadas como entrada para o modelo térmico equivalente baseado em uma rede RC térmica, composta por resistências e capacitâncias térmicas que representam a transferência de calor entre a junção do semicondutor, o encapsulamento, o dissipador e o ambiente.

A temperatura de junção foi adotada como principal indicador para avaliação do esforço térmico dos dispositivos, uma vez que representa uma das principais limitações físicas relacionadas à operação de semicondutores de potência. Dessa forma, a integração entre o modelo elétrico e o modelo térmico possibilita avaliar não apenas o funcionamento do conversor, mas também os impactos das estratégias de modulação e balanceamento de perdas sobre a confiabilidade do sistema.

O desempenho do conversor foi avaliado por meio de simulações considerando diferentes aspectos da operação do sistema, incluindo a geração das tensões multiníveis de saída, o comportamento das correntes aplicadas à carga RL, a correta geração dos sinais de acionamento, a distribuição das perdas entre os dispositivos semicondutores e a evolução da temperatura de junção ao longo do tempo.

A validação da modelagem foi realizada por meio da análise das formas de onda obtidas nas simulações, verificando-se a correta atuação da estratégia LS-PWM, a geração dos estados de chaveamento previstos para a topologia FT-ANPC e o funcionamento adequado do algoritmo de realocação dos vetores nulos. Dessa forma, o modelo desenvolvido estabelece uma base para estudos

posteriores envolvendo análise quantitativa de perdas, avaliação térmica, confiabilidade e validação experimental do conversor tolerante a falhas.

RESULTADOS E DISCUSSÃO

A Figura 1 apresenta a arquitetura de modulação, balanceamento de perdas e instrumentação implementada para o conversor FT-ANPC no ambiente PLECS Standalone. O modelo foi estruturado de forma integrada, permitindo a análise simultânea dos aspectos elétricos, de controle e térmicos associados à operação do conversor. A partir da implementação dos blocos de geração dos sinais de disparo, da estratégia de realocação 3×1 dos vetores nulos e dos módulos de monitoramento, foi possível estabelecer uma plataforma de simulação capaz de representar não apenas o comportamento ideal do conversor, mas também os efeitos associados à distribuição das perdas entre os dispositivos semicondutores.

A arquitetura desenvolvida possibilita a avaliação individual das perdas de condução e de chaveamento em cada interruptor, permitindo identificar a influência da estratégia de modulação sobre a distribuição dos esforços elétricos e térmicos. Essa característica é particularmente relevante em conversores tolerantes a falhas, uma vez que a redistribuição das comutações entre os dispositivos pode contribuir para a redução de pontos críticos de aquecimento e para o aumento da confiabilidade operacional do sistema.




Figura 1. Arquitetura de modulação, balanceamento de perdas e instrumentação do conversor FT-ANPC implementado no ambiente PLECS. Fonte: Autor, 2026.

A arquitetura de controle utiliza um gerador de estados para cada fase do conversor, responsável pela determinação dos estados de chaveamento a partir da comparação entre a referência senoidal e as portadoras triangulares da estratégia LS-PWM. A correta associação entre os estados de chaveamento e os níveis de tensão desejados é fundamental para garantir a síntese multinível característica da topologia FT-ANPC.

Além da geração convencional dos sinais PWM, foi implementado um algoritmo de balanceamento baseado na realocação 3×1 dos vetores nulos. Essa estratégia explora a redundância existente nos estados de chaveamento do conversor para modificar a distribuição das comutações entre os dispositivos internos e externos. Dessa forma, torna-se possível reduzir a concentração de perdas em determinados semicondutores, contribuindo para uma operação termicamente mais equilibrada. O modelo incorpora ainda uma estrutura de instrumentação composta por sensores virtuais e blocos de processamento responsáveis pela estimação das perdas instantâneas e médias, além do cálculo da temperatura de junção dos dispositivos.

A implementação completa do conversor FT-ANPC é apresentada na Figura 2. O modelo desenvolvido contempla um inversor trifásico composto por três braços, sendo cada braço formado por seis dispositivos semicondutores, alimentados por um barramento CC dividido em dois níveis de tensão. Também foram incluídos os circuitos responsáveis pela geração das portadoras PWM, inserção do tempo morto entre os sinais complementares de acionamento e monitoramento das variáveis elétricas e térmicas do sistema.




Figura 2. Modelo do conversor FT-ANPC desenvolvido no ambiente PLECS Standalone. Fonte: Autor, 2026.

A estrutura implementada permite a geração de cinco níveis distintos de tensão por fase, característica fundamental para a redução da distorção harmônica da tensão de saída quando comparada às estruturas convencionais de dois níveis. A maior quantidade de níveis disponíveis permite uma aproximação mais adequada da forma de onda senoidal de referência, reduzindo os esforços de filtragem e possibilitando uma operação com menores variações de tensão aplicadas aos dispositivos semicondutores.

Além disso, a presença dos blocos de instrumentação possibilita uma análise detalhada do comportamento dos componentes durante diferentes condições de operação. Essa característica torna o modelo adequado para estudos envolvendo confiabilidade, uma vez que permite relacionar as condições de

chaveamento, as perdas dissipadas e a elevação da temperatura de junção dos semicondutores.

A Figura 3 apresenta a onda modulante senoidal e as portadoras triangulares empregadas na estratégia LS-PWM. Observa-se que a disposição das portadoras em diferentes níveis permite estabelecer as regiões de comparação responsáveis pela definição dos estados de chaveamento do conversor. O resultado dessa comparação gera corretamente os comandos necessários para a obtenção dos cinco níveis de tensão disponíveis na saída do FT-ANPC.




Figura 3. Modulante senoidal e portadoras triangulares utilizadas na estratégia LS-PWM. Fonte: Autor, 2026.

A Figura 4 apresenta os sinais de disparo obtidos para uma das fases do conversor. Os comandos gerados apresentam comportamento complementar entre os dispositivos pertencentes ao mesmo ramo, respeitando as restrições necessárias para evitar estados de curto-circuito no braço do inversor. Também é possível observar a atuação da lógica de realocação dos vetores nulos, responsável por alterar a sequência de aplicação dos estados redundantes sem modificar o nível de tensão sintetizado na saída.

Essa característica demonstra a flexibilidade da topologia FT-ANPC, pois permite modificar a distribuição das perdas mantendo a mesma referência de tensão aplicada à carga. Dessa forma, a estratégia implementada apresenta potencial para reduzir o desequilíbrio térmico entre os semicondutores, aspecto fundamental para aumentar a vida útil dos dispositivos e melhorar a robustez do conversor em aplicações de elevada potência.




Figura 4. Sinais de disparo dos semicondutores de uma fase do conversor FT-ANPC. Fonte: Autor, 2026.

A Figura 5 apresenta as tensões de linha e as correntes de fase obtidas para o conversor alimentando uma carga trifásica RL. As tensões apresentam o comportamento multinível esperado, evidenciando a correta atuação da estratégia LS-PWM e a capacidade da topologia FT-ANPC em sintetizar os diferentes níveis de tensão disponíveis. A presença dos múltiplos níveis resulta em uma forma de onda com menores degraus de tensão, característica que tende a reduzir o conteúdo harmônico da tensão aplicada à carga.

As correntes de fase apresentam comportamento aproximadamente senoidal, com defasagem em relação às tensões devido à característica predominantemente indutiva da carga utilizada. Esse comportamento confirma a correta interação entre o conversor e o modelo da carga RL, demonstrando que a estratégia de modulação implementada é capaz de controlar adequadamente o fluxo de potência entre o barramento CC e a carga.




Figura 5. Tensões de linha e correntes de fase obtidas na carga RL. Fonte: Autor, 2026.

De maneira geral, os resultados obtidos demonstram que o modelo desenvolvido reproduz adequadamente o funcionamento do conversor FT-ANPC no ambiente PLECS Standalone, contemplando desde a geração dos estados de chaveamento até a análise das variáveis elétricas e térmicas associadas aos dispositivos semicondutores. A implementação conjunta da estratégia LS-PWM, do algoritmo de realocação 3×1 dos vetores nulos e dos blocos de instrumentação fornece uma base consistente para estudos posteriores relacionados à operação tolerante a falhas, avaliação quantitativa das perdas e análise do comportamento térmico dos componentes de potência.

CONCLUSÃO

Neste trabalho foi desenvolvida a modelagem de um conversor FT-ANPC no ambiente PLECS Standalone, contemplando a estratégia de modulação LS-PWM, a realocação 3×1 dos vetores nulos e a instrumentação para monitoramento das perdas elétricas e do comportamento térmico dos dispositivos semicondutores.


Os resultados das simulações demonstraram o funcionamento adequado do modelo desenvolvido, evidenciado pela correta geração dos sinais de disparo, pela síntese das tensões multiníveis características da topologia FT-ANPC e pelo comportamento das correntes de fase para uma carga RL. Além disso, a implementação da instrumentação possibilitou a obtenção das variáveis necessárias para a análise das perdas de condução, perdas de chaveamento e temperatura de junção dos semicondutores.

Dessa forma, o modelo desenvolvido constitui uma plataforma adequada para estudos de desempenho, confiabilidade e operação tolerante a falhas em conversores multiníveis.

AGRADECIMENTOS

Os autores agradecem ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) pelo apoio financeiro por meio do Programa Institucional de Bolsas de Iniciação em Desenvolvimento Tecnológico e Inovação (PIBITI), bem como ao Centro Federal de Educação Tecnológica de Minas Gerais (CEFET-MG) pelo suporte institucional e pela infraestrutura disponibilizada para o desenvolvimento deste trabalho.

REFERÊNCIAS



BRUCKNER, T.; BERNET, S. Loss balancing in three-level voltage source inverters applying active NPC switches. In: IEEE 36th Power Electronics Specialists Conference (PESC). Recife: IEEE, 2005. p. 1135–1140.

MACHADO, A. A.; OLIVEIRA, A. C.; PERIN, A. J.; et al. Fault-tolerant converters applied to medium-voltage drives: a review. IEEE Transactions on Industrial Electronics, v. 61, n. 3, p. 1347–1357, 2014.

NABAE, A.; TAKAHASHI, I.; AKAGI, H. A new neutral-point-clamped PWM inverter. IEEE Transactions on Industry Applications, v. IA-17, n. 5, p. 518–523, 1981.

RAHMAN, M. M.; et al. Fault-tolerant active neutral-point-clamped converter for medium-voltage applications. IEEE Transactions on Power Electronics, 2024.

TRAN, Q. T.; et al. Review of multilevel voltage source inverters for medium-voltage industrial applications. IEEE Transactions on Industrial Electronics, v. 64, n. 9, p. 7452–7463, 2017.